本書では、ディジタル回路の「性能向上」に焦点を当てた設計手法を解説します。ここで言う性能とは、「高周波数のクロックで動作する回路」を意味します。信号遅延を抑えるために配線負荷を小さくする演算回路設計手法や乗算器の高速化を図るＷａｌｌａｃｅツリーによる設計手法などを説明します。また、高性能を維持しつつ、高い信頼性を確保できるステート・マシンの作りかたも解説します。